MOSEFT

金属氧化物半导体场效晶体管（简称：金氧半场效晶体管；英语：Metal-Oxide-Semiconductor Field-Effect Transistor，缩写：MOSFET），是一种可以广泛使用在模拟电路与数字电路的场效晶体管。金属氧化物半导体场效应管依照其沟道极性的不同，可分为电子占多数的N沟道型与空穴占多数的P沟道型，通常被称为N型金氧半场效晶体管（NMOSFET）与P型金氧半场效晶体管（PMOSFET）。以金氧半场效晶体管（MOSFET）的命名来看，事实上会让人得到错误的印象。因为MOSFET跟英文单字“metal（金属）”的第一个字母M，在当下大部分同类的组件里是不存在的。早期金氧半场效晶体管栅极使用金属作为材料，但由于多晶硅在制造工艺中更耐高温等特点，许多金氧半场效晶体管栅极采用后者而非前者金属。然而，随着半导体特征尺寸的不断缩小，金属作为栅极材料最近又再次得到了研究人员的关注。金氧半场效晶体管在概念上属于绝缘栅极场效晶体管（Insulated-Gate Field Effect Transistor, IGFET）。而绝缘栅极场效晶体管的栅极绝缘层，有可能是其他物质，而非金氧半场效晶体管使用的氧化层。有些人在提到拥有多晶硅栅极的场效晶体管组件时比较喜欢用IGFET，但是这些IGFET多半指的是金氧半场效晶体管。金氧半场效晶体管里的氧化层位于其沟道上方，依照其工作电压的不同，这层氧化物的厚度仅有数十至数百埃（Å）不等，通常材料是二氧化硅（SiO2），不过有些新的高级工艺已经可以使用如氮氧化硅（silicon oxynitride, SiON）做为氧化层之用。今日半导体组件的材料通常以硅为首选，但是也有些半导体公司发展出使用其他半导体材料的工艺，当中最著名的例如国际商业机器股份有限公司使用硅与锗的混合物所发展的硅锗工艺（SiGe process）。而可惜的是很多拥有良好电性的半导体材料，如砷化镓（GaAs），因为无法在表面长出质量够好的氧化层，所以无法用来制造金氧半场效晶体管组件。当一个够大的电位差施于金氧半场效晶体管的栅极与源极之间时，电场会在氧化层下方的半导体表面形成感应电荷，而这时就会形成反转沟道（inversion channel）。沟道的极性与其漏极（drain）与源极相同，假设漏极和源极是n型，那么沟道也会是n型。沟道形成后，金氧半场效晶体管即可让电流通过，而依据施于栅极的电压值不同，可由金氧半场效晶体管的沟道流过的电流大小亦会受其控制而改变。常用于金氧半场效晶体管的电路符号有多种形式，最常见的设计是以一条垂直线代表沟道（Channel），两条和沟道平行的接线代表源极（Source）与漏极（Drain），左方和沟道垂直的接线代表栅极（Gate），如下图所示。有时也会将代表沟道的直线以虚线代替，以区分增强型（enhancement mode，又称增强式）金氧半场效晶体管或是耗尽型（depletion mode，又称耗尽式）金氧半场效晶体管。由于集成电路芯片上的金氧半场效晶体管为四端组件，所以除了源极（S）、漏极（D）、栅极（G）外，尚有一基极（Bulk或是Body）。金氧半场效晶体管电路符号中，从沟道往右延伸的箭号方向则可表示此组件为n型或是p型的金氧半场效晶体管。箭头方向永远从P端指向N端，所以箭头从沟道指向基极端的为p型的金氧半场效晶体管，或简称PMOS（代表此组件的沟道为p型）；反之则代表基极为p型，而沟道为n型，此组件为n型的金氧半场效晶体管，简称NMOS。在一般分布式金氧半场效晶体管组件中，通常把基极和源极接在一起，故分布式金氧半场效晶体管通常为三端组件。而在集成电路中的金氧半场效晶体管通常因为使用同一个基极（common bulk），所以不标示出基极的极性，而在PMOS的栅极端多加一个圆圈以示区别。几种常见的MOSFET电路符号，加上结型场效应管一起比较：上图中的金氧半场效晶体管符号中，基极端和源极端均接在一起，一般分立元件的MOSFET几乎均如此，但在集成电路中的金氧半场效晶体管则并不一定是这样连接。通常一颗集成电路芯片中相同沟道的金氧半场效晶体管都共享同一个基极，故某些情况下的金氧半场效晶体管可能会使得源极和基极并非直接连在一起，例如串叠式电流源（cascode current source）电路中的部分NMOS就是如此。基极与源极没有直接相连的金氧半场效晶体管会出现衬底效应（body effect）而部分改变其工作特性，将在后面的章节中详述。金氧半场效晶体管在结构上以一个金属—氧化物层—半导体的电容为核心（现在的金氧半场效晶体管多半以多晶硅取代金属作为其栅极材料），氧化层的材料多半是二氧化硅，其下是作为基极的硅，而其上则是作为栅极的多晶硅。这样的结构正好等于一个电容器，氧化层为电容器中介电质，而电容值由氧化层的厚度与二氧化硅的介电系数来决定。栅极多晶硅与基极的硅则成为MOS电容的两个端点。当一个电压施加在MOS电容的两端时，半导体的电荷分布也会跟着改变。考虑一个p型的半导体（空穴浓度为NA）形成的MOS电容，当给电容器加负电压时，电荷增加（如C-V曲线左侧所示）。相反，当一个正的电压VGD施加在栅极与基极端（如图）时，空穴的浓度会减少（称为耗尽，如C-V曲线中间所示），电子的浓度会增加。当VGB够强时，接近栅极端的电子浓度会超过空穴。这个在p-type半导体中，电子浓度（带负电荷）超过空穴（带正电荷）浓度的区域，便是所谓的反转层（inversion layer），如C-V曲线右侧所示。MOS电容的特性决定了金氧半场效晶体管的工作特性，但是一个完整的金氧半场效晶体管结构还需要一个提供多数载流子（majority carrier）的源极以及接受这些多数载流子的漏极。左图是一个n-type金氧半场效晶体管（以下简称NMOS）的截面图。如前所述，金氧半场效晶体管的核心是位于中央的MOS电容，而左右两侧则是它的源极与漏极。源极与漏极的特性必须同为n-type（即NMOS）或是同为p-type（即PMOS）。左图NMOS的源极与漏极上标示的“N+”代表着两个意义：（1）N代表掺杂（doped）在源极与漏极区域的杂质极性为N；（2）“+”代表这个区域为高掺杂浓度区域（heavily doped region），也就是此区的电子浓度远高于其他区域。在源极与漏极之间被一个极性相反的区域隔开，也就是所谓的基极（或称基体）区域。如果是NMOS，那么其基体区的掺杂就是p-type。反之对PMOS而言，基体应该是n-type，而源极与漏极则为p-type（而且是重掺杂的P+）。基体的掺杂浓度不需要如源极或漏极那么高，故在左图中没有“+”，作为沟道用。对这个NMOS而言，真正用来作为沟道、让载流子通过的只有MOS电容正下方半导体的表面区域。当一个正电压施加在栅极上，带负电的电子就会被吸引至表面，形成沟道，让n-type半导体的多数载流子—电子可以从源极流向漏极。如果这个电压被移除，或是放上一个负电压，那么沟道就无法形成，载流子也无法在源极与漏极之间流动，也就是可以透过栅极的电压控制沟道的开关。假设工作的对象换成PMOS，那么源极与漏极为p-type、基体则是n-type。在PMOS的栅极上施加负电压，则半导体上的空穴会被吸引到表面形成沟道，半导体的多数载流子—空穴则可以从源极流向漏极。假设这个负电压被移除，或是加上正电压，那么沟道无法形成，一样无法让载流子在源极和漏极间流动。特别要说明的是，源极在金氧半场效晶体管里的意思是“提供多数载流子的来源”。对NMOS而言，多数载流子是电子；对PMOS而言，多数载流子是空穴。相对的，漏极就是接受多数载流子的端点。依照在金氧半场效晶体管的栅极、源极，与漏极等三个端点施加的偏置（bias）不同，金氧半场效晶体管将有下列三种工作模式。下面将以一种简化代数模型来讨论。现代MOS管的特性比这里展示的代数模型更加复杂。对于增强型N沟道MOS管来说，这3种工作模式分别为：一般而言，源极电压与衬底电压两者接在一起VSB＝0，但在实际上VSB＞0（对P型衬底而言），此时衬底与源极产生逆偏，使得耗尽区电荷增加，因此使临界电压增加的现象称为衬底效应（Body Effect）。衬底效应通常是负面的，临界电压之变化常会使模拟电路或数字电路设计更加复杂。MOS受到衬底效应影响，临界电压会有所改变，公式如下：V T N = V T O + γ ( V S B + 2 ϕ − 2 ϕ ) {displaystyle V_{TN}=V_{TO}+gamma left({sqrt {V_{SB}+2phi }}-{sqrt {2phi }}right)} ,V T O {displaystyle V_{TO}} 是基极与源极之间无电位差时的临界电压， γ {displaystyle gamma } 是衬底效应参数， 2 ϕ {displaystyle 2phi } 则是与半导体能阶相关的参数（禁带中线与费米能级的差值）。金氧半场效晶体管在1960年由贝尔实验室的D. Kahng（英语：Dawon Kahng）和Martin Atalla（英语：Martin Atalla）首次实现成功，这种组件的工作原理和1947年萧克利等人发明的双载流子接面晶体管截然不同，且因为制造成本低廉与使用面积较小、高集成度的优势，在大规模集成电路或是超大规模集成电路的领域里，重要性远超过BJT。近年来由于金氧半场效晶体管组件的性能逐渐提升，除了传统上应用于诸如微处理器、微控制器等数字信号处理的场合上，也有越来越多模拟信号处理的集成电路可以用金氧半场效晶体管来实现，以下分别介绍这些应用。数字科技的进步，如微处理器运算性能不断提升，带给深入研发新一代金氧半场效晶体管更多的动力，这也使得金氧半场效晶体管本身的工作速度越来越快，几乎成为各种半导体有源组件中最快的一种。金氧半场效晶体管在数字信号处理上最主要的成功来自互补式金属氧化物半导体逻辑电路的发明，这种结构最大的好处是理论上不会有静态的功率损耗，只有在逻辑门的切换动作时才有电流通过。互补式金属氧化物半导体逻辑门最基本的成员是互补式金属氧化物半导体反相器，而所有互补式金属氧化物半导体逻辑门的基本工作都如同反相器一样，同一时间内必定只有一种晶体管（NMOS或是PMOS）处在导通的状态下，另一种必定是截止状态，这使得从电源端到接地端不会有直接导通的路径，大量节省了电流或功率的消耗，也降低了集成电路的发热量。金氧半场效晶体管在数字电路上应用的另外一大优势是对直流信号而言，金氧半场效晶体管的栅极端阻抗为无限大（等效于开路），也就是理论上不会有电流从金氧半场效晶体管的栅极端流向电路里的接地点，而是完全由电压控制栅极的形式。这让金氧半场效晶体管和他们最主要的竞争对手BJT相较之下更为省电，而且也更易于驱动。在CMOS逻辑电路里，除了负责驱动芯片外负载（off-chip load）的驱动器外，每一级的逻辑门都只要面对同样是金氧半场效晶体管的栅极，如此一来较不需考虑逻辑门本身的驱动力。相较之下，BJT的逻辑电路（例如最常见的TTL）就没有这些优势。金氧半场效晶体管的栅极输入电阻无限大对于电路设计工程师而言亦有其他优点，例如较不需考虑逻辑门输出端的负载效应（loading effect）。有一段时间，金氧半场效晶体管并非模拟电路设计工程师的首选，因为模拟电路设计重视的性能参数，如晶体管的跨导或是电流的驱动力上，金氧半场效晶体管不如BJT来得适合模拟电路的需求。但是随着金氧半场效晶体管技术的不断演进，今日的CMOS技术也已经可以符合很多模拟电路的规格需求。再加上金氧半场效晶体管因为结构的关系，没有BJT的一些致命缺点，如热破坏（thermal runaway）。另外，金氧半场效晶体管在线性区的压控电阻特性亦可在集成电路里用来取代传统的多晶硅电阻（poly resistor），或是MOS电容本身可以用来取代常用的多晶硅—绝缘体—多晶硅电容（PIP capacitor），甚至在适当的电路控制下可以表现出电感（inductor）的特性，这些好处都是BJT很难提供的。也就是说，金氧半场效晶体管除了扮演原本晶体管的角色外，也可以用来作为模拟电路中大量使用的被动组件（passive device）。这样的优点让采用金氧半场效晶体管实现模拟电路不但可以满足规格上的需求，还可以有效缩小芯片的面积，降低生产成本。随着半导体制造技术的进步，对于集成更多功能至单一芯片的需求也跟着大幅提升，此时用金氧半场效晶体管设计模拟电路的另外一个优点也随之浮现。为了减少在印刷电路板上使用的集成电路数量、减少封装成本与缩小系统的体积，很多原本独立的模拟芯片与数字芯片被集成至同一个芯片内。金氧半场效晶体管原本在数字集成电路上就有很大的竞争优势，在模拟集成电路上也大量采用金氧半场效晶体管之后，把这两种不同功能的电路集成起来的困难度也显著的下降。另外像是某些混合信号电路（Mixed-signal circuits），如模拟数字转换器，也得以利用金氧半场效晶体管技术设计出性能更好的产品。近年来还有一种集成金氧半场效晶体管与BJT各自优点的工艺技术：BiCMOS也越来越受欢迎。BJT组件在驱动大电流的能力上仍然比一般的CMOS优异，在可靠度方面也有一些优势，例如不容易被静电放电破坏。所以很多同时需要复噪声号处理以及强大电流驱动能力的集成电路产品会使用BiCMOS技术来制作。过去数十年来，金氧半场效晶体管的尺寸不断地变小。早期的集成电路金氧半场效晶体管工艺里，沟道长度约在几个微米的等级。但是到了今日的集成电路工艺，这个参数已经缩小到了几十分之一甚至一百分之一。2008年初，Intel开始以45奈米的技术来制造新一代的微处理器，实际的组件沟道长度可能比这个数字还小一些。至90年代末，金氧半场效晶体管尺寸不断缩小，让集成电路的性能大大提升，而从历史的角度来看，这些技术上的突破和半导体工艺的进步有着密不可分的关系。基于以下几个理由，金氧半场效晶体管的尺寸能越小越好。虽然金氧半场效晶体管尺寸缩小可以带来很多好处，但同时也有很多负面效应伴随而来。把金氧半场效晶体管的尺寸缩小到一微米以下对于半导体工艺而言是个挑战，不过现在的新挑战多半来自尺寸越来越小的金氧半场效晶体管组件所带来过去不曾出现的物理效应。由于金氧半场效晶体管栅极氧化层的厚度也不断减少，所以栅极电压的上限也随之变少，以免过大的电压造成栅极氧化层雪崩击穿（breakdown）。为了维持同样的性能，金氧半场效晶体管的临界电压也必须降低，但是这也造成了金氧半场效晶体管越来越难以完全关闭。也就是说，足以造成金氧半场效晶体管沟道区发生弱反转的栅极电压会比从前更低，于是所谓的亚阈值电流（subthreshold current）造成的问题会比过去更严重，特别是今日的集成电路芯片所含有的晶体管数量剧增，在某些超大规模集成电路的芯片，次临限传导造成的功率消耗竟然占了总功率消耗的一半以上。不过反过来说，也有些电路设计会因为金氧半场效晶体管的次临限传导得到好处，例如需要较高的转导／电流转换比（transconductance-to-current ratio）的电路里，利用次临限传导的金氧半场效晶体管来达成目的的设计也颇为常见。传统上，互补式金属氧化物半导体逻辑门的切换速度与其组件的栅极电容有关。但是当栅极电容随着金氧半场效晶体管尺寸变小而减少，同样大小的芯片上可容纳更多晶体管时，连接这些晶体管的金属导线间产生的寄生电容效应就开始主宰逻辑门的切换速度。如何减少这些寄生电容，成了芯片效率能否向上突破的关键之一。当芯片上的晶体管数量大幅增加后，有一个无法避免的问题也跟着发生了，那就是芯片的发热量也大幅增加。一般的集成电路组件在高温下工作可能会导致切换速度受到影响，或是导致可靠度与寿命的问题。在一些发热量非常高的集成电路芯片如微处理器，当前需要使用外加的散热系统来缓和这个问题。在功率晶体管（Power金氧半场效晶体管）的领域里，沟道电阻常常会因为温度升高而跟着增加，这样也使得在组件中PN结（pn-junction）导致的功率损耗增加。假设外置的散热系统无法让功率晶体管的温度保持在够低的水准，很有可能让这些功率晶体管遭到热失控的命运。栅极氧化层随着金氧半场效晶体管尺寸变小而越来越薄，当前主流的半导体工艺中，甚至已经做出厚度仅有1.2奈米的栅极氧化层，大约等于5个原子叠在一起的厚度而已。在这种尺度下，所有的物理现象都在量子力学所规范的世界内，例如电子的穿隧效应。因为穿隧效应，有些电子有机会越过氧化层所形成的位能障壁（potential barrier）而产生漏电流，这也是今日集成电路芯片功耗的来源之一。为了解决这个问题，有一些介电系数比二氧化硅更高的物质被用在栅极氧化层中。例如铪和锆的金属氧化物（二氧化铪、二氧化锆）等高介电系数的物质均能有效降低栅极漏电流。栅极氧化层的介电系数增加后，栅极的厚度便能增加而维持一样的电容大小。而较厚的栅极氧化层又可以降低电子透过穿隧效应穿过氧化层的几率，进而降低漏电流。不过利用新材料制作的栅极氧化层也必须考虑其位能障壁的高度，因为这些新材料的传导带和价带和半导体的传导带与价带的差距比二氧化硅小（二氧化硅的传导带和硅之间的高度差约为8ev），所以仍然有可能导致栅极漏电流出现。现代的半导体工艺工序复杂而繁多，任何一道工艺都有可能造成集成电路芯片上的组件产生些微变异。当金氧半场效晶体管等组件越做越小，这些变异所占的比例就可能大幅提升，进而影响电路设计者所预期的性能，这样的变异让电路设计者的工作变得更为困难。理论上金氧半场效晶体管的栅极应该尽可能选择电性良好的导体，多晶硅在经过重掺杂之后的导电性可以用在金氧半场效晶体管的栅极上，但是并非完美的选择。当前金氧半场效晶体管使用多晶硅作为的理由如下：不过多晶硅虽然在过去20年是制造金氧半场效晶体管栅极的标准，但也有若干缺点使得未来仍然有部分金氧半场效晶体管可能使用金属栅极，这些缺点如下：双栅极（dual-gate）金氧半场效晶体管通常用在射频集成电路中，这种金氧半场效晶体管的两个栅极都可以控制电流大小。在射频电路的应用上，双栅极金氧半场效晶体管的第二个栅极大多数用来做增益、混频器或是频率转换的控制。一般而言，耗尽式（depletion mode）金氧半场效晶体管比前述的加强式（enhancement mode）金氧半场效晶体管少见。耗尽式金氧半场效晶体管在制造过程中改变掺杂到沟道的杂质浓度，使得这种金氧半场效晶体管的栅极就算没有加电压，沟道仍然存在。如果想要关闭沟道，则必须在栅极施加负电压（对NMOS而言）。耗尽式金氧半场效晶体管是属于“常闭型”（normally-closed，ON）的开关，而相对的，加强式金氧半场效晶体管则属于“常断型”（normally-open，OFF）的开关。同样驱动能力的NMOS通常比PMOS所占用的面积小，因此如果只在逻辑门的设计上使用NMOS的话也能缩小芯片面积。不过NMOS逻辑虽然占的面积小，却无法像CMOS逻辑一样做到不消耗静态功率，因此在1980年代中期后已经渐渐退出市场，当前以CMOS为主流。功率金氧半场效晶体管（Power MOSFET）和前述的金氧半场效晶体管组件在结构上就有着显著的差异。一般集成电路里的金氧半场效晶体管都是平面式（planar）的结构，晶体管内的各端点都离芯片表面只有几个微米的距离。而所有的功率组件都是垂直式（vertical）的结构，让组件可以同时承受高电压与高电流的工作环境。一个功率金氧半场效晶体管能耐受的电压是杂质掺杂浓度与n-type外延层（epitaxial layer）厚度的函数，而能通过的电流则和组件的沟道宽度有关，沟道越宽则能容纳越多电流。对于一个平面结构的金氧半场效晶体管而言，能承受的电流以及击穿电压的多寡都和其沟道的长宽大小有关。对垂直结构的金氧半场效晶体管来说，组件的面积和其能容纳的电流大约成正比，外延层厚度则和其击穿电压成正比。值得一提的是采用平面式结构的功率金氧半场效晶体管也并非不存在，这类组件主要用在高级的音响放大器中。平面式的功率金氧半场效晶体管在饱和区的特性比垂直结构的对手更好。垂直式功率金氧半场效晶体管则多半用来做开关切换之用，取其导通电阻（turn-on resistance）非常小的优点。DMOS是双重扩散金氧半场效晶体管（Double-Diffused金氧半场效晶体管）的缩写，大部分的功率金氧半场效晶体管都是采用这种制作方式完成的。金氧半场效晶体管在导通时的沟道电阻低，而截止时的电阻近乎无限大，所以适合作为模拟信号的开关（信号的能量不会因为开关的电阻而损失太多）。金氧半场效晶体管作为开关时，其源极与漏极的分别和其他的应用是不太相同的，因为信号可以从金氧半场效晶体管栅极以外的任一端进出。对NMOS开关而言，电压最负的一端就是源极，PMOS则正好相反，电压最正的一端是源极。金氧半场效晶体管开关能传输的信号会受到其栅极—源极、栅极—漏极，以及漏极到源极的电压限制，如果超过了电压的上限可能会导致金氧半场效晶体管烧毁。金氧半场效晶体管开关的应用范围很广，举凡需要用到采样持有电路（sample-and-hold circuits）或是截波电路（chopper circuits）的设计，例如模拟数字转换器（A/D converter）或是切换电容滤波器（switch-capacitor filter）上都可以见到金氧半场效晶体管开关的踪影。当NMOS用来做开关时，其源极接地，栅极为控制开关的端点。当栅极电压减去源极电压超过其导通的临界电压时，此开关的状态为导通。栅极电压继续升高，则NMOS能通过的电流就更大。NMOS做开关时工作在线性区，因为源极与漏极的电压在开关为导通时会趋向一致。PMOS做开关时，其源极接至电路里电位最高的地方，通常是电源。栅极的电压比源极低、超过其临界电压时，PMOS开关会打开。NMOS开关能容许通过的电压上限为（Vgate-Vthn），而PMOS开关则为（Vgate+Vthp），这个值通常不是信号原本的电压振幅，也就是说单一金氧半场效晶体管开关会有让信号振幅变小、信号有损的缺点。为了改善前述单一金氧半场效晶体管开关造成信号有损的缺点，于是使用一个PMOS加上一个NMOS的CMOS开关（Transmission gate）成为当前最普遍的做法。CMOS开关将PMOS与NMOS的源极与漏极分别连接在一起，而基极的接法则和NMOS与PMOS的传统接法相同（PMOS的基极接到最高电压，即VDD；NMOS的基极接到最低电压，即VSS或GND）。要令开关导通时，则把PMOS的栅极接低电位（VSS或GND），NMOS的栅极接高电位（VDD）。当输入电压在（VDD-Vthn）到（VSS+Vthp）时，PMOS与NMOS都导通，而输入小于（VSS+Vthp）时，只有NMOS导通，输入大于（VDD-Vthn）时只有PMOS导通，这样做的好处是在大部分的输入电压下，PMOS与NMOS皆同时导通，如果任一边的导通电阻上升，则另一边的导通电阻就会下降，所以开关的电阻几乎可以保持定值，减少信号有损。