总线周期指CPU通过总线和存储器或I/O接口进行一次数据传输所需要的时间。通常为四个或更多时钟周期组成。
总线周期=T1+T2+T3+【n*Tw】+T4
总线周期与总线上连接的设备密切相关。一般情况下,传统总线,通常为同步总线,其总线周期取决于最慢的设备。对于异步总线而言,总线周期往往是可变的,其有非互锁、半互锁和互锁这三种实现方式。由于周期可变,在设备的速度差异较大时,能取得较高的效率。
总线周期指CPU通过总线和存储器或I/O接口进行一次数据传输所需要的时间。通常为四个或更多时钟周期组成。
总线周期=T1+T2+T3+【n*Tw】+T4
总线周期与总线上连接的设备密切相关。一般情况下,传统总线,通常为同步总线,其总线周期取决于最慢的设备。对于异步总线而言,总线周期往往是可变的,其有非互锁、半互锁和互锁这三种实现方式。由于周期可变,在设备的速度差异较大时,能取得较高的效率。