时序逻辑电路

在数字电路理论中，时序逻辑电路是指电路任何时刻的稳态输出不仅取决于当前的输入，还与前一时刻输入形成的状态有关。这跟组合逻辑电路相反，组合逻辑的输出只会跟目前的输入成一种函数关系。换句话说，时序逻辑拥有储存元件（内存）来存储信息，而组合逻辑则没有。

从时序逻辑电路中，可以建出两种形式的有限状态机：

时序逻辑因此被用来建构某些形式的电脑的内存，延迟跟储存单元，以及有限状态自动机。大部分现实的电脑电路都是混用组合逻辑跟时序逻辑。

${\displaystyle \{\begin{array}{l}{y}_1=f_1(x_1,x_2,...x_i,q_1,q_2,...q_k)\\ y_2=f_2(x_1,x_2,...x_i,q_1,q_2,...q_k)\\ ...\\ y_j=f_j(x_1,x_2,...x_i,q_1,q_2,...q_k)\end{array}}$

${\displaystyle \{\begin{array}{l}{z}_1=g_1(x_1,x_2,...x_i,q_1,q_2,...q_k)\\ z_2=g_2(x_1,x_2,...x_i,q_1,q_2,...q_k)\\ ...\\ z_j=g_j(x_1,x_2,...x_i,q_1,q_2,...q_k)\end{array}}$

${\displaystyle \{\begin{array}{l}{q}_{1_{(n+1)}}=h_1(z_1,z_2,...z_k,q_{1_{(n)}},q_{2_{(n)}},...q_{k_{(n)}})\\ q_{2_{(n+1)}}=h_2(z_1,z_2,...z_k,q_{1_{(n)}},q_{2_{(n)}},...q_{k_{(n)}})\\ ...\\ q_{k_{(n+1)}}=h_k(z_1,z_2,...z_k,q_{1_{(n)}},q_{2_{(n)}},...q_{k_{(n)}})\end{array}}$

同步时序电路中所有存储元件都在时钟脉冲CP的统一控制下，用触发器作为存储元件。几乎现在所有的时序逻辑都是“同步逻辑”：有一个“时钟”信号，所有的内部内存（'内部状态'）只会在时钟的边沿时候改变。在时序逻辑中最基本的储存元件是触发器。

同步逻辑最主要的优点是它很简单。每一个电路里的运算必须要在时钟的两个脉冲之间固定的间隔内完成，称为一个 '时钟周期'。只有在这个条件满足下（不考虑其他的某些细节），电路才能保证是可靠的。

同步逻辑也有两个主要的缺点：

触发器是一种具有记忆能力、构成时序逻辑的基本单元电路。一个触发器能“存储”一位二进制数字信息：“0”或“1”。

异步时序逻辑是循序逻辑的普遍本质，但是由于它的弹性关系，他也是设计上困难度最高的。最基本的储存元件是锁存器。锁存器可以在任何时间改变它的状态，依照其他的锁存器信号的变动，他们新的状态就会被产生出来。异步电路的复杂度随着逻辑门的增加，而复杂性也快速的增加，因此他们大部分仅仅使用在小的应用。然而，电脑辅助设计工具渐渐的可以简化这些工作，允许更复杂的设计。

也可能建造出混合的电路，包含有同步的触发器和异步的锁存器（它们都是双稳态元件）。